Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд

Лекция. Общая схема процессора


ПЛАН ЛЕКЦИИ

1 Построение микропроцессорных систем

2 Режим выполнения основной программки

3 Режим вызова программки

4 Режим обслуживания прерываний и исключений

5 Режим прямого доступа к памяти

6 Конвейерный принцип выполнения команд
1. Построение микропроцессорных систем
Большая часть микропроцессорных систем имеет магистрально-модульную Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд структуру (Набросок 5), в какой отдельные устройства (модули), входящие в состав системы, обмениваются информацией по общей системной шине – магистрали (фон Неймановская архитектура). Главным модулем системы является процессор, который содержит устройство управления (УУ), операционное устройство (ОУ) и Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд регистровое запоминающее устройство (РЗУ) - внутреннюю память, реализованную в виде набора регистров. Оперативное запоминающее устройство (ОЗУ) служит для хранения выполняемой программки (либо ее фрагментов) и данных, подлежащих обработке. В простых микропроцессорных системах Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд объем ОЗУ составляет 10-ки и сотки б, а современных компьютерах, серверах и рабочих станциях он добивается сотен Мбайт и поболее.

Потому что воззвание к ОЗУ по системной шине просит значимых издержек времени, в Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд большинстве современных высокопроизводительных процессоров дополнительно вводится быстродействующая промежная память (кэш-память) ограниченного объема (от нескольких Кбайт до сотен Кбайт). Неизменное запоминающее устройство (ПЗУ) служит для хранения констант и стандартных (неизменяемых Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд) программ. В ПЗУ обычно записываются программки исходной инициализации (загрузки) систем, тестовые и диагностические программки и другое служебное программное обеспечение, которое не изменяется в процессе использования систем. В микропроцессорных системах, управляющих определенными объектами Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд с внедрением закрепляемых либо изредка изменяемых программ, для их хранения также обычно употребляется ПЗУ (память ROM – Read -Only Memory) либо репрограммируемое ПЗУ (память EEPROM - Electrically Erased Programmable Read -Only Memory либо Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд флэш-память).

Другие устройства являются наружными и подключаются к системе при помощи интерфейсных устройств (ИУ), реализующих определенные протоколы параллельного либо поочередного обмена. Для реализации разных режимов работы к системе могут подключаться дополнительные устройства - контроллеры прерываний Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд, прямого доступа к памяти и другие, реализующие нужные особые функции управления. Данная структура соответствует архитектуре Фон-Неймана.

^ Системная шина содержит несколько 10-ов проводников, которые в согласовании с их многофункциональным предназначением разделяются Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд на отдельные шины - адреса А, данных D и управления С. Шина А служит для передачи адреса, который формируется процессором и позволяет избрать нужную ячейку памяти ОЗУ (ПЗУ) либо требуемое ИУ Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд при воззвании к наружному устройству. Шина D служит для подборки команд, поступающих из ОЗУ либо ПЗУ в УУ процессора, и для пересылки обрабатываемых данных (операндов) меж процессором и ОЗУ либо ИУ (наружным устройством Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд). По шине С передаются различные управляющие сигналы, определяющие режимы работы памяти (запись либо считывание), интерфейсных устройств (ввод либо вывод инфы) и процессора (пуск, запросы наружных устройств на сервис, информация о текущем Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд режиме работы и другие сигналы).

Разрядность шины данных обычно соответствует разрядности операндов, обрабатываемых процессором. Потому в большинстве случаев шина D содержит 8, 16 либо 32 полосы для передачи соответственных разрядов данных и команд.



^ Рис. 5. Типовая Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд структура микропроцессорной системы

Разрядность шины адреса определяет наибольший объем адресуемой микропроцессором наружной памяти. К примеру, 16-разрядная шина А обеспечивает адресацию памяти объемом до 64 Кбайт, а 32-разрядная шина до 4 Гбайт.

В неких системах для Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд уменьшения числа нужных линий связи и соответственных выводов и контактов употребляется мультиплексирование линий адреса и данных. В таких системах для передачи адреса и данных употребляются одни и те же полосы связи, на которые Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд поначалу выдается адресок, а потом поступают данные. Обмен информацией по мультиплексированной шине AD просит введения отдельного регистра для хранения адреса в процессе пересылки данных.

Разрядность шины управления С определяется организацией Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд работы системы, способностями реализации разных режимов ее функционирования, применяемыми способами контроля процессора и других устройств. Потому набор передаваемых по шине С управляющих сигналов является личным для каждой модели процессора. В процессе функционирования микропроцессорной системы Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд реализуются последующие главные режимы ее работы:

Разглядим главные принципы реализации этих режимов.

^ 2. Режим выполнения основной программки
При выполнении основной Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд программки микропроцессор выбирает из ОЗУ еще одну команду программки и делает подобающую операцию. Команда представляет собой многоразрядное двоичное число (Набросок 6), которое состоит из 2-ух частей (полей) - кода операции (КОП) и Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд кода адресации операндов (КАД).





Рис. 6. Формат типовой команды процессора


Код операции КОП задает вид операции, выполняемой данной командой, а код адресации КАД определяет выбор операндов (метод адресации), над которыми делается данная операция. Зависимо от Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд типа процессора команда может содержать различное число разрядов (байтов). К примеру, команды микропроцессоров Pentium содержат от 1 до 15 байтов, а большая часть микропроцессоров с RISC-архитектурой употребляет фиксированный 4-байтный формат для всех команд Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд.

Для хранения адреса очередной команды служит особый регистр микропроцессора - программный счетчик PC (Program Counter), содержимое которого автоматом возрастает на 1 после подборки последующего б команды.

Принятая из ОЗУ команда поступает в регистр Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд команд, входящий в состав УУ микропроцессора. Потом делается дешифрация команды, в процессе которой определяется вид выполняемой операции (расшифровка КОП) и формируется адресок нужных операндов (расшифровка КАД). В согласовании с кодом поступившей команды Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд УУ микропроцессора генерирует последовательность микрокоманд, обеспечивающих выполнение данной операции. Любая микрокоманда производится в течение 1-го машинного такта - периода тактовых импульсов, задающих рабочую частоту всех внутренних узлов и блоков процессора. Для выполнения каждой Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд поступившей команды требуется определенное количество командных циклов и тактов. Командным циклом именуется просвет времени, требуемый для выполнения воззвания к ОЗУ либо наружному устройству при помощи системной шины. Обычно реализация такового цикла занимает от Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд 2 до 4 системных тактов (периодов синхросигналов шины), которые требуются для установки требуемого адреса, выдачи сигналов, определяющих вид цикла - чтение либо запись, получения сигнала готовности к обмену (от памяти либо наружных устройств) и фактически Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд передачи данных либо команд.

^ Машинным (процессорным) тактом в микропроцессорных системах является продолжительность периода тактовых сигналов Tt, которая задается тактовой частотой процессора Ft. При выполнении операций, не требующих воззваний к системной шине, эта частота определяет Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд производительность процессора.

Текущее состояние микропроцессора при выполнении программки определяется содержимым регистра состояния SR (State Register, в процессорах Pentium данный регистр именуется EFLAGS). Этот регистр содержит биты управления, задающие режим работы микропроцессора, и Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд биты признаков (флаги), указывающие свойства результата выполненной операции:

N - признак символ (старший бит результата), N = 0 - при положительном итоге, N = 1 -при отрицательном итоге;

С - признак перенос, С = 1, если при выполнении операции Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд образовался перенос из старшего разряда результата;

V - признак переполнения, V = 1, если при выполнении операций над числами со знаком вышло переполнение разрядной сетки микропроцессора;

Z - признак нуля, Z = 1, если итог операции равен нулю.

Некие Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд процессоры фиксируют также другие виды признаков: признак четности результата, признак переноса меж тетрадами младшего б. Особые виды признаков инсталлируются по результатам операций над числами, представленными в формате с «плавающей точкой».


^ 3. Режим вызова Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд программки

Воззвание к подпрограмме реализуется при поступлении в процессор специальной команды CALL (в неких микропроцессорах эта команда имеет мнемоническое обозначение JSR - Jump-to-SubRoutine), которая показывает адресок первой команды вызываемой подпрограммы Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд. Этот адресок загружается в PC, обеспечивая в последующем командном цикле подборку первой команды подпрограммы. За ранее производится процедура сохранения в особом регистре либо ячейке памяти текущего содержимого PC, где хранится адресок последующей Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд команды основной программки, чтоб обеспечить возвращение к ней после выполнения подпрограммы. Возврат к основной программке реализуется при поступлении команды RETURN (мнемоническое обозначение RET), оканчивающей подпрограмму. По этой команде сохранявшееся содержимое PC опять загружается в программный Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд счетчик, обеспечивая выполнение команды, которая в начальной программке следовала за командой CALL.

Особенность этой процедуры заключается в том, что большая часть процессоров обеспечивают способности вложения подпрограмм, т.е. реализуют при Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд выполнении подпрограммы вызов новейшей подпрограммы с следующим возвращением к предшествующей подпрограмме (Набросок 7). При вложении нескольких подпрограмм требуется сохранение нескольких промежных значений содержимого PC и поочередная загрузка этих значений в PC при возврате Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд к предшествующим подпрограммам и к основной программке.




Рис. 7. Поочередный вызов (вложение) подпрограмм


Для реализации этой процедуры употребляется стек - особая память магазинного типа, работающая по принципу «последний пришел - 1-ый ушел» (стек типа LIFO -«Last Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд In-First Out»). Есть разные варианты реализации стека. Регистровый стек (Набросок 5) реализуется при помощи реверсивных сдвиговых регистров. Любая команда CALL вызывает ввод в стек еще одного содержимого PC. По команде RETURN Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд направление сдвига меняется и делается извлечение из стека последнего поступившего содержимого PC. Таким макаром, обеспечивается выполнение вложенных подпрограмм. Вероятное число вложенных подпрограмм определяется глубиной стека, т.е. разрядностью применяемых регистров сдвига. Если число вложений Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд превосходит глубину стека, 1-ые из введенных в стек значений PC теряются, т.е. возврат к основной программке не будет обеспечен. Потому при использовании регистрового стека нужен серьезный контроль за числом Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд вложений. Такая реализация стека применяется в системах, решающих задачки с ограниченным числом вложенных подпрограмм (обычно менее 10-20).

Существенно более широкие способности вложения подпрограмм обеспечивает реализация стека в ОЗУ (Набросок 8). В данном случае часть ОЗУ выделяется Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд для работы в качестве стека. Адресация к ячейкам стека делается при помощи специального регистра - указателя стека SP (Stack Pointer), который вводится в состав УУ микропроцессора. Регистр SP содержит адресок верхней заполненной ячейки стека Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд, в какой хранится значение PC, записанное при выполнении команды CALL.




Рис. 8 - Варианты реализации стека:

регистровый стек (а) и стек, реализуемый в ОЗУ (б)


При поступлении новейшей команды CALL (операция Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд PUSH) содержимое SP автоматом миниатюризируется на 1, адресуя последующую, еще незаполненную ячейку стека. Приобретенный адресок SP-1 выдается на шину А, а на шину D поступает содержимое PC, которое должно сохраняться в стеке.

Таким макаром, делается последовательное Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд наполнение ячеек стека «снизу-вверх», при всем этом SP всегда адресует верхушку стека. По команде RETURN (операция POP) текущее содержимое SP выдается на шину А, и по шине D делается Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд считывание с верхушки стека последнего записанного значения PC. После чего содержимое SP возрастает на 1, адресуя предшествующее значение PC, хранящееся в стеке. Потому что ОЗУ обычно имеет значимый объем, то для размещения стека можно Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд выделить довольно огромное количество ячеек памяти, обеспечивая нужный уровень вложения подпрограмм.


^ 4. Режим обслуживания прерываний и исключений

При работе микропроцессорной системы нередко появляются ситуации, когда требуется оборвать выполнение текущей программки и перейти Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд к подпрограмме, обеспечивающей нужную реакцию системы на создавшиеся происшествия. Такие ситуации именуются прерываниями либо исключениями зависимо от обстоятельств, вызывающих их появление.

Прерываниями (interuption) являются ситуации, возникающие при поступлении соответственных команд (программные прерывания) либо сигналов от Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд наружных устройств (аппаратные прерывания). Исключениями (exception) являются нештатные ситуации (ошибки), возникающие при работе микропроцессора. При выявлении таких ошибок надлежащие блоки, контролирующие работу микропроцессора, вырабатывают внутренние сигналы запроса, обеспечивающие вызов нужной Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд подпрограммы обслуживания.

Программные прерывания реализуются при поступлении особых команд (INTn, INT3, INT0 для процессоров Pentium, TRAPn для процессоров семейства MC68000 и другие). Эти команды вызывают переход к выполнению стандартных подпрограмм обслуживания, для размещения которых Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд выделяются определенные позиции в ОЗУ. Таким макаром, при вызове подпрограмм обслуживания реализуется воззвание к фиксированным адресам.

Причинами аппаратных прерываний являются запросы от разных наружных (периферийных) устройств системы. Эти запросы поступают на наружные Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд выводы процессора либо формируются периферийными устройствами, размещенными на одном кристалле с микропроцессором. Аппаратные прерывания могут быть маскируемые либо немаскируемые.

Запросы маскируемых прерываний обслуживаются исключительно в том случае, если соответственный Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд бит управления I в регистре состояния SR, который именуется маской прерываний, имеет значение 1. В ряде микропроцессорных систем для обеспечения приоритетного обслуживания запросов от многих наружных устройств врубаются особые микросхемы - контроллеры прерываний.

^ 5. Режим прямого доступа к Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд памяти
Режим прямого доступа к памяти DMA (Direct Memory Access) употребляется, если нужно произвести пересылку значимого массива инфы меж ОЗУ и любым наружным устройством, которое подает в систему соответственный Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд запрос. Реализация таковой пересылки при помощи соответственной программки обмена просит выполнения отдельной команды пересылки для передачи каждого б либо слова.

При всем этом нужен определенный объем памяти для хранения программки и требуется существенное время Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд для ее выполнения.

В большинстве современных микропроцессорных систем пересылка массивов инфы обеспечивается при помощи особых устройств - контроллеров DMA, которые реализуют режим прямого доступа к памяти. При поступлении запроса от наружного устройства контроллер выдает Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд соответственный сигнал процессору. Получив этот сигнал, процессор завершает очередной цикл обмена по системной шине и отключается от нее, другими словами переводит свои выводы, присоединенные к шинам A, D и Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд линиям управления ОЗУ и наружными устройствами, в отключенное (высокоимпедансное) состояние.

При всем этом процессор выдает контроллеру DMA сигнал разрешения на реализацию прямого доступа. Получив этот сигнал, контроллер воспринимает на себя управление системой. Он выдает Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд на шину А адреса ячеек ОЗУ, с которыми производится текущий цикл обмена, сформировывает нужные сигналы, определяющие режим работы ОЗУ (запись либо считывание) и интерфейсного устройства, через которое делается пересылка инфы (ввод Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд либо вывод).

Передача сигналов запроса и доказательства прямого доступа к памяти меж процессором и контроллером DMA делается по подходящим линиям шины управления С.

За ранее контроллер DMA программируется для выполнения обозначенных функций. В него Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд вводятся исходные адреса массивов памяти в ОЗУ, с которых начинается процесс обмена, и размеры массивов, подлежащего пересылке. Обычно контроллер DMA обслуживает запросы от нескольких наружных устройств, потому он программируется на реализацию определенного Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд приоритета их обслуживания в случае одновременного поступления нескольких запросов. Программирование контроллера делается методом посылки ему нужных управляющих сообщений. Эти сообщения обычно за ранее вводятся в контроллер от процессора, когда Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд он делает специальную программку инициализации контроллера DMA.

^ 6. Конвейерный принцип выполнения команд
Гарвардская архитектура отлично употребляется во внутренней структуре высокопроизводительных процессоров.

В процессорах с Гарвардской архитектурой и физическим разделением памяти команд и данных, реализуется конвейерный принцип Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд выполнения команд, обеспечивая высшую производительность. При всем этом процесс выполнения команды разбивается на ряд шагов. На рисунке 9, а приведен пример разбиения команды на 6 шагов ее выполнения:

1) подборка очередной команды (ВК);

2) декодирование Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд избранной команды (ДК);

3) формирование адреса операнда (ФА);

4) прием операнда из памяти (ПО);

5) выполнение операции (ВО);

6) размещение результата в памяти (РР).



^ Рис. 9. Реализация конвейерного выполнения команд при безупречной (а) и реальной (б Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд) загрузке 6-ступенчатого сборочного потока

Реализация каждого шага занимает один такт машинного времени и делается устройствами и блоками микропроцессора, образующими ступени исполнительного сборочного потока, на каждой из которых производится соответственная микрооперация. При поочередной загрузке Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд в сборочный поток избираемых команд любая его ступень реализует определенный шаг выполнения очередной команды. В безупречном варианте при полной загрузке сборочного потока на его выход в каждом такте будет поступать Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд итог выполнения очередной команды (Набросок 9, а). В данном случае производительность микропроцессора (операций/с) будет равна его тактовой частоте (тактов/с). Реально отдельные ступени сборочного потока возможно окажутся незагруженными, находясь в состоянии ожидания либо Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд простоя. Ожиданием именуется состояние исполнительной ступени, когда она не может выполнить требуемую микрооперацию, потому что еще не получен нужный операнд, являющийся результатом выполнения предшествующей команды. Простоем именуется состояние ступени, когда она обязана Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд пропустить очередной такт, потому что поступившая команда не просит выполнения соответственного шага. На рисунке 8,б показан пример работы 6-ступенчатого сборочного потока при выполнении куска реальной программки, когда отдельные ступени оказываются в состоянии Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд ожидания (ОЖ) либо простоя (ПР).

При использовании в программке разноформатных команд, содержащих различное количество байтов, число состояний простоя и ожидания, которые приходится вводить в процессе выполнения команд, существенно возрастает. Потому принятый в Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд почти всех RISC-процессорах стандартный 4-байтный формат команд обеспечивает существенное сокращение числа ожиданий и простоев сборочного потока, что позволяет существенно повысить производительность.

Другой предпосылкой понижения эффективности сборочного потока являются команды условного ветвления. Если производится Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд условие ветвления, то приходится создавать перезагрузку сборочного потока командами из другой ветки программки, что просит выполнения дополнительных рабочих тактов и вызывает существенное понижение производительности. Потому одним из главных критерий Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд действенной работы сборочного потока является сокращение числа его перезагрузок при выполнении условных переходов. Эта цель достигается при помощи реализации разных устройств пророчества направления ветвления, которые обеспечиваются при помощи особых устройств - блоков пророчества ветвления, вводимых Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд в структуру микропроцессора.

Возможность увеличения производительности микропроцессора достигается также при внедрении в структуру микропроцессора нескольких параллельно включенных операционных устройств, обеспечивающих одновременное выполнение нескольких операций. Такая структура микропроцессора именуется суперскалярной. В Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд этих микропроцессорах реализуется параллельная работа нескольких исполнительных конвейеров, в любой из которых поступает для выполнения одна из избранных и декодированных команд. В безупречном случае число сразу выполняемых команд равно числу операционных устройств, включенных Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд в исполнительные сборочные потоки. Но при выполнении реальных программ тяжело обеспечить полную загрузку всех исполнительных конвейеров, потому на практике эффективность использования суперскалярной структуры оказывается несколько ниже. Современные суперскалярные микропроцессоры содержат до Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд 4 до 10 разных операционных устройств, параллельная работа которых обеспечивает выполнение за один такт в среднем от 2 до 6 команд.

Действенная одновременная работа нескольких исполнительных конвейеров обеспечивается методом подготовительной выборки-декодирования ряда команд и выделения из их группы Режим выполнения основной программы 3 Режим вызова программы 4 Режим о бслуживания прерываний и исключений 5 Режим прямого доступа к памяти 6 Конвейерный принцип выполнения команд команд, которые могут производиться сразу. В современных суперскалярных микропроцессорах делается подборка нескольких 10-ов команд, которые декодируются, анализируются и группируются для параллельной загрузки в исполнительные сборочные потоки.

reviziya-termosifonnogo-filtra-i-vozduhoosushitelya.html
revizora.html
revmaticheskaya-polimialgiya.html